A SUITABLE CONTROL SCHEME FOR THE BINARY MULTIPLIER DATA BANK OF VLSI CAD

O. I. Tymoshkin

Abstract


Problem of elaborating a databank of testable digital elements, units and modules, which are most typical for digital systems, is considered. For this bank an original testable logical circuit of matrix binary multiplier, demanding small amount of hardware for its realization, is proposed.


Keywords


testability scheme; binary multiplier; database

GOST Style Citations


1. Интеллектуальные системы автоматизированного проектирования больших и сверхбольших интегральных микросхем [Текст] / под ред. В. А. Мищенко. – М.: Радио и связь, 1988.

2. Корнеев, В. В. Современные микропроцессоры [Текст] / В. В. Корнеев, А. В. Киселев. – СПб.: БХВ-Петербург, 2003.

3. Тимошкин, А. И. Контролепригодная схема матричного двоичного умножителя [Текст] / А. И. Тимошкин // Электроника: НТБ. – 2004. – № 4. – С. 56-57.

4. Тимошкин, А. И. Контролепригодные схемы двоичных сумматоров для банка САПР СБИС [Текст] / А. И. Тимошкин // Научная мысль Кавказа. Предложение. – 2004. – № 4. – С. 124-129.

5. Яблонский, С. В. Введение в дискретную математику [Текст] / С. В. Яблонский. – М.: Наука, 1986.

6. Мурога, С. Системное проектирование сверхбольших интегральных схем [Текст] / С. Мурога. – М.: Мир, 1985.





Creative Commons License
This work is licensed under a Creative Commons Attribution 4.0 International License.

 

ISSN 2307–3489 (Print)
ІSSN 2307–6666 (Online)